1965 formulierte Intel-Mitbegründer Gordon Moore das, was später als „Mooresches Gesetz“ bekannt wurde. Über ein halbes Jahrhundert lang bildete es die Grundlage für stetige Leistungssteigerungen bei integrierten Schaltkreisen (ICs) und sinkende Kosten – das Fundament der modernen Digitaltechnik. Kurz gesagt: Die Anzahl der Transistoren auf einem Chip verdoppelt sich etwa alle zwei Jahre.
Jahrelang folgte der Fortschritt diesem Rhythmus. Doch nun ändert sich das Bild. Weitere Miniaturisierungen werden immer schwieriger; die Strukturgrößen liegen mittlerweile bei nur noch wenigen Nanometern. Ingenieure stoßen auf physikalische Grenzen, komplexere Prozessschritte und steigende Kosten. Kleinere Geometrien verringern zudem die Ausbeute und erschweren die Massenproduktion. Der Bau und Betrieb einer hochmodernen Halbleiterfabrik erfordert immenses Kapital und umfassendes Fachwissen. Viele argumentieren daher, dass das Mooresche Gesetz an Bedeutung verliert.
Dieser Wandel hat den Weg für einen neuen Ansatz geebnet: Chiplets.
Ein Chiplet ist ein kleiner Chip, der eine spezifische Funktion erfüllt – im Wesentlichen ein Ausschnitt eines ehemals monolithischen Chips. Durch die Integration mehrerer Chiplets in einem einzigen Gehäuse können Hersteller ein komplettes System zusammenstellen.
Im Zeitalter monolithischer Chips befanden sich alle Funktionen auf einem einzigen großen Chip, sodass ein Defekt an einer beliebigen Stelle den gesamten Chip unbrauchbar machen konnte. Mit Chiplets werden Systeme aus „bekannt-guten Chips“ (KGD) aufgebaut, was die Ausbeute und die Fertigungseffizienz deutlich verbessert.
Heterogene Integration – die Kombination von Chips, die auf unterschiedlichen Prozessknoten und für verschiedene Funktionen gefertigt werden – macht Chiplets besonders leistungsstark. Hochleistungsrechenblöcke können die neuesten Prozessknoten nutzen, während Speicher und analoge Schaltungen auf bewährten, kostengünstigen Technologien basieren. Das Ergebnis: höhere Leistung zu geringeren Kosten.
Die Automobilindustrie zeigt besonderes Interesse. Große Automobilhersteller nutzen diese Techniken zur Entwicklung zukünftiger In-Vehicle-SoCs, deren breite Anwendung nach 2030 angestrebt wird. Chiplets ermöglichen eine effizientere Skalierung von KI und Grafik bei gleichzeitig verbesserter Ausbeute – was sowohl die Leistung als auch die Funktionalität von Halbleitern für die Automobilindustrie steigert.
Manche Automobilbauteile müssen strenge Sicherheitsnormen erfüllen und setzen daher auf bewährte, ältere Technologien. Moderne Systeme wie Fahrerassistenzsysteme (ADAS) und softwaredefinierte Fahrzeuge (SDVs) benötigen hingegen deutlich mehr Rechenleistung. Chiplets schließen diese Lücke: Durch die Kombination von sicherheitszertifizierten Mikrocontrollern, großem Speicher und leistungsstarken KI-Beschleunigern können Hersteller System-on-a-Chip (SoCs) schneller an die Bedürfnisse jedes einzelnen Automobilherstellers anpassen.
Diese Vorteile beschränken sich nicht nur auf die Automobilindustrie. Chiplet-Architekturen finden zunehmend Anwendung in den Bereichen KI, Telekommunikation und anderen Domänen, beschleunigen Innovationen branchenübergreifend und entwickeln sich rasant zu einer tragenden Säule der Halbleiter-Roadmap.
Die Chiplet-Integration hängt von kompakten, schnellen Chip-zu-Chip-Verbindungen ab. Der Schlüssel dazu ist der Interposer – eine Zwischenschicht, oft aus Silizium, die unter den Chips liegt und Signale ähnlich wie eine winzige Leiterplatte leitet. Bessere Interposer bedeuten eine engere Kopplung und einen schnelleren Signalaustausch.
Fortschrittliche Gehäusetechnologien verbessern auch die Stromversorgung. Dichte Anordnungen winziger Metallverbindungen zwischen den Chips bieten selbst auf engstem Raum ausreichend Pfade für Strom und Daten und ermöglichen so eine Übertragung mit hoher Bandbreite bei gleichzeitig effizienter Nutzung der begrenzten Gehäusefläche.
Der gängigste Ansatz heutzutage ist die 2,5D-Integration: Mehrere Chips werden nebeneinander auf einem Interposer platziert. Der nächste Schritt ist die 3D-Integration, bei der Chips mithilfe von Through-Silicon-Vias (TSVs) vertikal gestapelt werden, um eine noch höhere Dichte zu erreichen.
Die Kombination von modularem Chipdesign (Trennung von Funktionen und Schaltungstypen) mit 3D-Stapelung führt zu schnelleren, kleineren und energieeffizienteren Halbleitern. Die räumliche Nähe von Speicher und Rechenleistung ermöglicht eine enorme Bandbreite für große Datensätze – ideal für KI und andere rechenintensive Anwendungen.
Die vertikale Stapelung birgt jedoch Herausforderungen. Wärme sammelt sich schneller an, was das Wärmemanagement und die Ausbeute beeinträchtigt. Um dem entgegenzuwirken, entwickeln Forscher neue Gehäusemethoden, die thermische Einschränkungen besser bewältigen. Trotzdem ist die Dynamik groß: Die Konvergenz von Chiplets und 3D-Integration gilt weithin als bahnbrechendes Paradigma – bereit, dort weiterzumachen, wo das Mooresche Gesetz endet.
Veröffentlichungsdatum: 15. Oktober 2025